5.6.2 判决门限模块的Verilog HDL实现

• 书名：数字调制解调技术的MATLAB与FPGA实现：Altera/Verilog版（第2版）
• 作者名：杜勇编著
• 本章字数：584字
• 更新时间：2024-01-19 15:45:13